AMD Tech Day Rome - AIE for DSP
13 Oct 2026 - 13 Oct 2026
Italy, Rome
AI Engines per Applicazioni DSP su Versal, Versal RF, Versal Gen2
Avnet Silica, in collaborazione con gli specialisti AMD, è lieta di invitarti al Tech Day dedicato agli AI Engines, la tecnologia alla base delle più avanzate applicazioni DSP sulle piattaforme Versal Adaptive SoC. Gli AI Engines (AIE / AIE‑ML) rappresentano il cuore computazionale delle piattaforme AMD Versal, progettati per accelerare algoritmi DSP complessi con efficienza, throughput elevato e latenza deterministica. Il Tech Day offre una panoramica completa sulle architetture hardware, sui flussi di sviluppo e sugli strumenti Vitis, con un percorso tecnico guidato da esperti AMD e Avnet Silica. L’evento è rivolto a: Ingegneri elettronici, System architect, Firmware/SW developers, Ricercatori e progettisti DSP e a tutti coloro che desiderano sfruttare al massimo le potenzialità degli AI Engines per applicazioni avanzate in ambito DSP, RF, imaging, comunicazioni e molto altro.
Durante il Tech Day verranno trattati i seguenti argomenti:
- Introduzione hardware agli AI Engines
- Architettura AIE, AIE‑ML, pipeline VLIW/SIMD, memoria locale, flussi dati.
- Flussi di sviluppo e metodi di verifica
- Vitis Integrated Flow; Vitis Export to Vivado Flow
- Vitis Subsystem Flow; Vitis Model Composer
- Vitis Functional Simulation; Hardware-in-the-Loop (HIL)
- System Partitioning & Rapid Prototyping
- Best practice per suddivisione algoritmica tra AIE, PL e PS.
- Esempi concreti di prototipazione rapida.
- Implementazione di un Polyphase Channelizer
- Utilizzo delle DSP Libraries e ottimizzazione in AIE.
- AIE API per FIR e FFT custom
- Progettazione, ottimizzazione e scalabilità delle pipeline DSP.
- Concetto di Base e Custom Platform
- Come creare e utilizzare piattaforme personalizzate per acceleratori AIE.
Data e luogo
- 13 October, 2026 - Università degli Studi di Roma Tor Vergata, Via Cracovia, 50, 00133 Roma RM, Italy
Costo
La partecipazione è gratuita, ma i posti sono limitati.
Agenda
| Orario | Argomento |
|---|---|
| 08:30 - 09:00 | Registrazione |
| 09:00 - 09:15 | Introduzione |
| 09:15 - 10:15 | Versal AI Engine Architecture and Methodology |
| 10:15 - 10:30 | Break |
| 10:30 - 11:30 | System Partitioning/Rapid Prototyping |
| 11:30 - 12:30 | Base & Custom Platform |
| 12:30 - 13:30 | Lunch |
| 13:30 - 14:30 | AIE/AIE-ML DSP Design including FIR Filters and Channelizer |
| 14:30 - 15:30 | AIE Hand Coded FFT/FIR |
| 15:30 - 15:45 | Break |
| 15:45 - 16:45 | VMC/HIL |
| 16:45 - 17:00 | Wrap-up/Conclusione |
Partner
Registration
RELATED EVENTS

NXP Tech Days East Europe
This technology day provides practical insights to help you move your project forward.

WOTS 2026
Avnet Silica is exhibiting at WOTS 2026 (World of Technology & Science), taking place on 22nd – 25th September at the Jaarbeurs Utrecht, the Netherlands.

STMicroelectronics Tech Day - Robotics & Automation
This seminar brings together experts from STMicroelectronics and Avnet Silica to explore the key technologies enabling modern robotics and intelligent automation.
