RISC-V & Low End FPGA’s for embedded systems
24 Sep 2024 - 24 Sep 2024
Berlin, Germany
Durch den Wechsel fast aller FPGA-Anbieter zu RISC-V, entstehen neue Chancen und Herausforderungen.
Dazu möchten wir Sie zu unserem exklusiven Seminar „RISC-V & Low End FPGA’s für Embedded Systeme“ einladen. In Zusammenarbeit mit führenden Unternehmen der Halbleiterindustrie – AMD, Microchip und Renesas – bieten wir Ihnen einen spannenden Einblick in die Welt der RISC-V-Technologie und zeigen die Implementierungsmöglichkeiten und die Synergien von bekannten MCU’s und Low-End FPGA‘s in ihren Anwendungen.
Register Now
Warum Sie teilnehmen sollten:
- Erhalten Sie wertvolle Einblicke und praktische Tipps von Branchenführern.
- Erweitern Sie Ihr Wissen über die neuesten Trends und Technologien im Bereich CPLD- und FPGA-Design.
- Wir zeigen Ihnen auf, wo die Reise mit RISC-V herstellerübergreifend hingeht.
- Knüpfen Sie wertvolle Kontakte zu anderen Fachleuten und Experten der Branche.
Partners
Agenda
| Time |
Supplier |
Session |
| 09:45 CET |
Avnet Silica |
Begrüßung |
| 10:00 CET |
AMD |
- Kleine und Midrange FPGA & SoC für Embedded Anwendungen
- MicroBlaze V, RISC-V bei AMD
- Generation7 + UltraScale+ Produkte (Fokus FPGA LowEnd, SpartanUS+)
|
| 11:00 CET |
Avnet Silica |
- RISC-V, was soll das?
- Ein Pitch für Entscheider und Betroffene.
- Einsatz von RISC-V in MCUs und FPGA Softcores
|
| 12:00 CET |
Gemeinsames Mittagessen |
| 13:00 CET |
Microchip |
- Kleine und Midrange FPGA für Embedded Anwendungen
- MI-V, RISC-V bei MicroChip
- SmartFusion2, PolarFire, Pic64SX+HPSC (Fokus G4)
|
| 14:00 CET |
Avnet Silica (mit 30 Minuten Kaffepause) |
- RISC-V at the Edge
- Fokus MPU und SoC HardCore
- Skalierbarkeit vom Z80 bis zum Vektor-Rechner
- (Avnet ASIC als RISC-V Partner vorstellen)
|
| 15:30 CET |
Renesas |
- ForgeFPGA / GreenPak
- RISC-V ASSPs
- RZ/Five
|
Registration
Register Now
silica content library/training and events/riscv-and-low-end-fpgas-for-embedded-systems
RISC-V & Low End FPGA’s for embedded systems | Avnet Silica
